Scherpere video op Model 1
Omdat ik in de stemming was wat oude troep te repareren, kwam ik langs een Model-I met video-kuren. Synct niet goed. Omdat Jacques hiervoor al eens een rotsvaste digitale delay maakte, wilde ik de timing meten in een goede Model-I. Omdat ik toch bezig was heb ik zowel de Ras-Mux-Cas timing, als de video timing gemeten.
Hiervoor gebruikte ik een Amerikaanse Model-I, gewoon 1.77Mhz met 64x16 beeld. Op het beeldscherm zette ik een nuttig testpatroon, zodat je evt. op de beeldlijn digitaal kan uitlezen welke lijn het betreft...
Het was nog een heel gepruts 33 probes op de juiste ic-pennetjes te prikken in een best-nogal-gemodificeerde Model-I (programmeerbare character generator, Gordon???). Maar toen de draadjes eenmaal zaten waren de metingen zo gefikst (zie bijlagen). Na assemblage van de computer na de metingen, deed-ie het gelukkig nog.
Enkele getallen: - Cas-pulse = 885ns bij Memory-read, 610 ns bij M1-cycle-read, en 320 ns bij Memory-write (m.i. een design fout, zo'n korte memory write time, dat heeft grote consequenties voor Speed-up mogelijkheden...)
Horizontal sync: 63.16 us Line-cycle-time 36.1 us visible line 27.1 us line blank (relatief lang? 'k meen standaard video is 52 us visible en 12 us blank...) 8.6 us delay (zowel low-low als high-high) voor start line-sync na overgang van visible naar line blank 0.7 us horizontal sync pulse width (@ 44.8 us gerekend vanaf begin zichtbare beeld lijn)
Vertical sync: 16.673 ms refresh rate 12.126 ms visible frame 2.31 ms delay low-low, 2.19 ms delay high-high 0.163 ms vertical sync pulse width (@ 14.314 ms gerekend vanaf begin zichtbaar beeld = alle tellers op 0)
Motief: Een sterk gemodificeerde TRS-80 Model-1 met haperende Verticale Sync. In deze computer is er een 74LS74 flipflop opgenomen in het sync puls circuit (zowel horizontaal als verticaal). De oorspronkelijk potmeters worden nog gebruikt. Inspiratie: In verband met stabiele sync pulsen voor een video-opname circuit, an wel een digitale monitor heeft Jacques Verveer de syncpulsen uit de deler-keten afgetapt. Deze weg is dus begaanbaar gebleken. Horizontale sync puls in een beeldlijn: Volgens opgave van Tandy en eigen metingen (DigiView DV-3400 logic analyzer) is de lengte van de horizontale sync puls 4.5 à 5 μs bij een lijnduur van 63.1 μs. De horizontale syncpuls is ongeveer 1/14e beeldlijn (beeldlijn is 63.1 μs / 14 = 4.51 μs). Bij 14 mogelijke posities in de beeldlijn kan volstaan worden met 4-signaal decodering (4- signalen hebben 16 mogelijke combinaties). Uit bijgaande schermdump van DigiView is een goede positie en duur van de Horizontale sync puls: C8 = 1; C16 = 0; C,32 = 0; en HDRV = 1 (zie TRS-80 Model-1 schema’s). Op deze wijze is de delay tussen horizontal blank en sync puls 4.5 μs ipv. 9 μs (zie specificatie in Japanese Technical Reference Manual, evt. toch C8 = 0 en C16 = 1 kiezen). Verticale sync puls in een beeld: Eigen metingen laten een Verticale sync puls zien van 163 μs. Opgave van Tandy (Technical Reference Manual, “Japanese” M1) specificeren een Verticale sync puls van 250 μs. De laatste waarde komt me beter uit: bij een raster frequentie van 60Hz (16.67 ms) / 253 μs = 66. Dwz. de Verticale Sync puls is 1/66 van één beeld. De video deler keten deelt door 11 met Z32, door 2 met Z65 (A-in en A-uit); resteert nog een gedeeld door 3 voor Z12. En dan hebben we geluk: Z12 wordt gebruikt als een 12-deler met op uitgang D (L8; is ook de ingang voor 2-deler Z65) een gedeeld-door-drie signaal (2/3-laag, 1/3-hoog). Het deel 1/3-hoog is qua lengte gelijk aan de benodigde Verticale Sync Puls (253 μs). De decodering wordt dan: L8 = 1; R1 = 0 of 1; R2 = 1; R4 = 0; R8 = 0; en HDRV = 1. In de decodering kiezen we voor R1 = 1, hiermee verschuift de sync puls in geringe mate. N.b. Bij een 50 Hz modificatie (Z32 deelt dan door 13 i.p.v. door 11) kan het van voordeel zijn R2 = 0 en R4 = 1 te kiezen (de Japanse Technical Reference Manual geeft dat ook aan). Oplossing in onderdelen: Horizontale sync puls: één NOR en één 3-input AND gate; positieve sync puls (=> Z5-13). Verticale sync puls: één NOR en twee 3-input AND gates; positieve sync puls (=> Z5-5) De overgebleven gates van een quad 2-input NOR kunnen zo nodig als inverter gebruikt worden (b.v. voor R1 = 0 of C16 = 1; C8 inverteren is mogelijk een minder goed idee ivm. spikes van de 74LS93 ripple counter). De benodigde ic’s zijn een 74LS02 en een 74LS11. www.futurlec.com meldt beide ic’s op voorraad te hebben.